Vorteile der MIPI-Datenübertragung als Display-Schnittstelle

   Mit dem Aufkommen des globalen 5G- und KI-Smart-Zeitalters hat sich die Leistung von CPU-Chips in Hardwareprodukten erheblich verbessert und auch die Anforderungen an LCD-Bildschirmschnittstellen sind gestiegen. Die Nachfrage nach MIPI-Hochgeschwindigkeitsübertragungsschnittstellen steigt. Nach einer langen Zeit der Forschung und Entwicklung und erhöhten Investitionen hat unser Unternehmen eine Vielzahl von MIPI-Schnittstellendisplays im Bereich von 1,14 Zoll bis 10,1 Zoll mit MIPI-Schnittstellen zur Auswahl für Kunden auf den Markt gebracht, um den Anforderungen unserer Kunden für kleine und große Unternehmen gerecht zu werden mittelgroße LCD-Bildschirme mit MIPI-Schnittstelle.

   MIPI ist speziell auf leistungsempfindliche Anwendungen zugeschnitten, die Signalschwankungen mit niedriger Amplitude im Hochgeschwindigkeitsmodus (Datenübertragung) verwenden. 

   Da MIPI eine differenzielle Signalübertragung verwendet, muss das Design streng nach den allgemeinen Regeln des differenziellen Designs gestaltet werden. Der Schlüssel liegt darin, eine differenzielle Impedanzanpassung zu erreichen. Das MIPI-Protokoll schreibt vor, dass der Differenzimpedanzwert der Übertragungsleitung 80–125 Ohm beträgt.

    MIPI ist speziell auf leistungsempfindliche Anwendungen zugeschnitten, die Signalschwankungen mit geringer Amplitude im Hochgeschwindigkeitsmodus (Datenübertragung) verwenden.

    Da MIPI eine differenzielle Signalübertragung verwendet, muss das Design streng nach den allgemeinen Regeln des differenziellen Designs gestaltet werden. Der Schlüssel liegt darin, eine differenzielle Impedanzanpassung zu erreichen. Das MIPI-Protokoll schreibt vor, dass der Differenzimpedanzwert der Übertragungsleitung 80–125 Ohm beträgt.

  MIPI spezifiziert einen differenziellen Taktkanal (Spur) und eine skalierbare Anzahl von Datenspuren von 1 bis 4, wodurch die Datenrate an die Anforderungen des Prozessors und der Peripheriegeräte angepasst werden kann. Darüber hinaus gibt die MIPI D-PHY-Spezifikation nur einen Datenratenbereich an und gibt keine bestimmte Betriebsrate an. In einer Anwendung werden die verfügbaren Datenkanäle und Datenraten durch die Geräte auf beiden Seiten der Schnittstelle bestimmt. Allerdings kann der derzeit verfügbare MIPI D-PHY IP-Core Übertragungsraten von bis zu 1 Gbit/s pro Datenspur bereitstellen, was zweifellos bedeutet, dass MIPI für aktuelle und zukünftige Hochleistungsanwendungen uneingeschränkt geeignet ist.

   Die Verwendung von MIPI als Datenschnittstelle bietet noch einen weiteren großen Vorteil. MIPI ist ideal für neue Smartphone- und MID-Designs geeignet, da die MIPI-DSI- und CSI-2-Architekturen Flexibilität für neue Designs bieten und überzeugende Funktionen wie XGA-Displays und Kameras mit mehr als 8 Megapixeln unterstützen. Angesichts der Bandbreitenfunktionen, die neue MIPI-fähige Prozessordesigns bieten, ist es nun möglich, die Nutzung einer einzigen MIPI-Schnittstelle in Betracht zu ziehen, um neuartige Funktionen wie hochauflösende Dual-Screen-Displays und/oder Dual-Kameras zu ermöglichen.

    In Designs, die diese Funktionen beinhalten, können analoge Schalter mit hoher Bandbreite, die für MIPI-Signale entwickelt und optimiert wurden, wie z. B. der FSA642 von Fairchild Semiconductor, zum Umschalten zwischen mehreren Display- oder Kamerakomponenten verwendet werden. Der FSA642 ist ein Dreiwege-Differenzial-SPDT-Analogschalter mit hoher Bandbreite, der einen MIPI-Taktkanal und zwei MIPI-Datenkanäle zwischen zwei peripheren MIPI-Geräten teilen kann. Solche Schalter können einige zusätzliche Vorteile bieten: Isolierung von Störsignalen (Stubs) von nicht ausgewählten Geräten und erhöhte Flexibilität beim Routing und der Platzierung von Peripheriegeräten. Um das erfolgreiche Design dieser physischen Switches auf dem MIPI-Verbindungspfad sicherzustellen, müssen neben der Bandbreite einige der folgenden wichtigen Switch-Parameter berücksichtigt werden:

1. Off-Isolation: Um die Signalintegrität des aktiven Takt-/Datenpfads aufrechtzuerhalten, muss der Switch über eine effiziente Off-Isolation-Leistung verfügen. Für Hochgeschwindigkeits-MIPI-Differenzsignale bei 200 mV und einer maximalen Gleichtaktfehlanpassung von 5 mV sollte die Ausschaltisolation zwischen den Schaltpfaden -30 dBm oder besser betragen.

2. Differenzielle Verzögerungsdifferenz: Die Verzögerungsdifferenz (Versatz) zwischen den Signalen innerhalb des Differenzpaars (die Verzögerungsdifferenz innerhalb des Differenzpaars) und die Verzögerungsdifferenz zwischen den differenziellen Schnittpunkten der Takt- und Datenkanäle (die Verzögerungsdifferenz zwischen den Kanälen). ) muss auf 50 ps oder mehr reduziert werden. Klein. Für diese Parameter liegt die branchenweit beste Verzögerungsdifferenzleistung für diesen Switch-Typ derzeit zwischen 20 ps und 30 ps.

3. Schalterimpedanz: Der dritte wichtige Gesichtspunkt bei der Auswahl eines Analogschalters ist der Kompromiss zwischen den Impedanzeigenschaften von Einschaltwiderstand (RON) und Einschaltkapazität (CON). Die MIPI D-PHY-Verbindung unterstützt sowohl Datenübertragungsmodi mit geringem Stromverbrauch als auch Hochgeschwindigkeits-Datenübertragungsmodi. Daher sollte die ROZ des Schalters ausgewogen gewählt werden, um die Leistung des gemischten Betriebsmodus zu optimieren. Idealerweise sollte dieser Parameter für jede Betriebsart separat eingestellt werden. Um die Anstiegsgeschwindigkeit am Empfänger aufrechtzuerhalten, ist es wichtig, den optimalen RON für jeden Modus zu kombinieren und den Schalt-CON sehr niedrig zu halten. Als allgemeine Regel gilt, dass ein CON unter 10 pF dazu beiträgt, eine Verschlechterung (Verlängerung) der Signalübergangszeit durch den Schalter im Hochgeschwindigkeitsmodus zu vermeiden.

   Im Vergleich zu parallelen Ports bieten MIPI-Schnittstellenmodule die Vorteile einer hohen Geschwindigkeit, einer großen Datenübertragungsmenge, eines geringen Stromverbrauchs und einer guten Entstörung. Sie erfreuen sich zunehmender Beliebtheit bei den Kunden und verzeichnen ein rasantes Wachstum. Beispielsweise erfordert ein 8M-Modul mit MIPI- und Parallelport-Übertragung mindestens 11 Übertragungsleitungen und einen Ausgangstakt von bis zu 96 MB, um bei Verwendung der 8-Bit-Parallelport-Übertragung eine Vollpixelausgabe von 12 FPS zu erreichen. Für die Verwendung der MIPI-Schnittstelle sind jedoch nur 2 erforderlich. Ein Kanal mit 6 Übertragungsleitungen kann eine Bildrate von 12 Bildern pro Sekunde bei vollen Pixeln erreichen, und der Stromverbrauch ist etwa 20 mA niedriger als bei der Parallelport-Übertragung. Da MIPI eine differenzielle Signalübertragung verwendet, muss das Design streng nach den allgemeinen Regeln des differenziellen Designs gestaltet werden. Der Schlüssel liegt darin, eine differenzielle Impedanzanpassung zu erreichen. Das MIPI-Protokoll schreibt vor, dass der Differenzimpedanzwert der Übertragungsleitung 80–125 Ohm beträgt.